碳化硅 (SiC) MOSFET 功率击穿测试的挑战与系统级解决方案

MOSFET的击穿特性决定了其电压承受能力和工作极限，是器件可靠性评估的重要组成部分。对于功率MOSFET，尤其是高压硅和碳化硅（SiC）器件，准确的击穿特性分析对于器件开发、质量评估、可靠性研究和应用设计至关重要。

其中最关键的参数之一是漏极至源极击穿电压，通常称为BV_DSS 。典型的BV_DSS测量是在栅极和源极电位相同（短接）的情况下进行的，测试系统会逐步增加漏极到源极的电压，并实时监测极微弱的漏电流。随后，在器件规格指定的漏极电流阈值下测定BV_DSS。

尽管测量概念看似简单，但可靠的 MOSFET 击穿测试在工程实践中面临着若干严峻挑战。测试系统必须同时满足：提供数千伏的高电压、准确测量皮安级（pA）的极低漏电流、在击穿瞬间限制雪崩大电流、精准控制高频瞬态行为，并绝对保证被测器件（DUT）和高精度测量仪器的安全。本应用笔记深入探讨了 SiC MOSFET 击穿测试的物理挑战，并提出了一套经过工业验证的软硬件协同测试架构。

1. 理解 MOSFET 击穿

1.1 什么是 MOSFET 击穿？

当 MOSFET 保持关断状态时，如果在其漏极至源极两端施加电压，最初的漏极电流非常微小（通常在纳安或皮安级别）。随着漏源电压的升高，器件内部电场不断增强，MOSFET 最终会达到临界电场，引发雪崩倍增效应，进入导通状态。此时漏极电流的急剧增加即标志着器件的击穿行为。

典型的漏源击穿测量条件： 在V_GS=0V时，随着漏源电压（BV_DSS）的增加，同步监测漏极电流（I_D）。击穿电压通常在指定的漏极漏电流下定义：BV_DSS=V_DS@I_D=I_D(specified)。

图1，基本BV_DSS测量电路

具体的电流判定标准取决于器件的数据手册规格或适用的行业测试方法。因此，在精密测量中，BV_DSS 不应仅仅被感性地定义为“电流突然变大”的拐点电压。 下图2是一个典型的MOSFET漏极击穿IV曲线。

图2，典型的MOSFET漏极击穿IV曲线

1.2 为什么BV_DSS 如此重要？

在宽禁带半导体功率器件领域，漏源击穿电压（BV_DSS）是界定 SiC MOSFET 工作安全裕度与耐压极限的核心静态电学参数。SiC 器件凭借其高达传统硅基材料近十倍的临界电场强度，广泛应用于电动汽车主驱逆变器、光伏储能及高压直流变换等要求苛刻的场景。在这些严苛工况下，器件不仅要承受稳定的母线高压，还必须抵御快速开关切换时由寄生电感引发的瞬态过压尖峰。

精准测量并深度表征BV_DSS，是评估器件在极端电气应力下能否保持截止状态的绝对分水岭，直接决定了终端系统的转换效率与本质安全。其蕴含的物理信息远超单一的耐压阈值：

• 器件电压能力与安全边界： 测量特定漏极电流（如250μA或1mA）下的击穿电压，能确立器件的真实额定阻断能力，为电路拓扑设计中的电压降额提供精确依据。
• 工艺制程一致性与缺陷排查： SiC 外延层的掺杂浓度梯度、均匀性以及晶圆表面的微管（Micropipes）、堆垛层错等晶格缺陷，均会直接投射在雪崩击穿点上，帮助快速定位工艺漂移。
• 亚阈值漏电行为解析： 测量击穿前的预击穿 I-V 曲线，能清晰反映结终端扩展（JTE）区的表面态复合机制及绝缘介质边缘电场集中效应，从而辨识早期失效隐患。
• 温度依赖性与雪崩耐受验证： 健全的 SiC 雪崩击穿通常具备正温度系数。通过高温BV_DSS测试，可确认器件发生的是可恢复的物理雪崩，而非负温度系数的介质热击穿。
• 长期高压可靠性验证： 结合高温反偏（HTRB）应力前后的BV_DSS 漂移量，可有效追踪外延层中的电荷捕获效应，预测器件的长寿命稳定性。

2. MOSFET 功率击穿测试的关键参数

MOSFET 的功率极限表征不仅限于单一测试，通常涉及多个相关参数：

参数	描述	典型测试考虑
BVDSS	漏极至源极击穿电压	VGS = 0 V，指定 ID
PD	最大功率耗散	热平衡与温度
SOA	安全工作区	电压、电流、时间和热极限
EAS	单脉冲雪崩能量	感应切换测试

这四者不可相互替代，BV_DSS专注于特定温度下的纯粹电压阻断极限，而P_D 、SOA 和 E_AS 则更多地评估器件在电流与能量综合冲击下的耐受度。

3. 为什么 MOSFET 击穿测量极具挑战性？

SiC MOSFET 的极高临界击穿电场赋予了器件超高的耐压能力，但也给其电学表征带来了前所未有的工程考验。测试系统既要承受数千伏至上万伏的极限电应力，又要精准捕获皮安级的微弱信号，同时还需控制纳秒级的雪崩大电流。挑战主要集中在以下三个核心维度：

3.1 极端高压测试环境下的设备安全与拓扑架构挑战

击穿测试要求数千伏的高压源与极其敏感的精密测量设备共存于同一个电气回路中：

• 拓扑重构与共模干扰： 传统测试将电流表串接在漏极高压侧，但这会将巨大的高压共模干扰引入测量回路。系统被迫将精密源测量单元（SMU）迁移至低电位的源极（Source）端进行检流。
• 仪表防烧毁与极低漏电的矛盾： 击穿瞬间，漏极的高压会瞬间耦合至源极测量通道。保护 SMU 必须使用高压钳位电路，但传统大功率 TVS 管存在极高的寄生电容和反向漏电流，会彻底淹没 SiC 器件本身飞安/皮安级的真实漏电信号。
• 空间放电效应（帕申定律）： 随着电压逼近数千伏乃至10kV，空气极易电离产生电晕放电甚至弧光击穿。沿测试夹具表面的爬电通道也易形成电树枝劣化，要求系统具备极高的物理绝缘隔离设计。

3.2 极低漏电流测量与极高背景噪声的博弈

在击穿发生前，理想 SiC 器件的漏电流低于皮安级。在数千伏高压背景下提取该信号极易受到干扰：

• 电缆介质吸收与表面漏电： 高电位应力下，同轴电缆绝缘层会发生极化与介质吸收效应，产生缓慢释放的充放电电流。空气湿度、微尘及线路板残余离子均会形成纳安级的杂散导电通道，严重干扰真实数据的提取。

3.3 被测器件自热与多表精密同步

• 自热效应引发的物理失真： 雪崩击穿瞬间会导致极高密度的局部功率注入。结温的急剧飞升会改变载流子动力学，引发正温度系数下的耐压“虚高”失真。因此，高压应力必须被严格压缩在极窄的脉冲时间窗口内。
• 时序同步挑战： 传统静态测试难以应对极窄窗口。若高压施加与电流采样出现微秒级错位，将导致测量的BV_DSS参数产生灾难性偏移。

4. 我们的解决方案：工业级软硬件协同架构

针对上述严苛挑战，我们提出了一套标准的系统级硬件架构与控制策略，实现了高压环境下对微弱电流的安全、高保真测量。

一个简化的BV_DSS测量可以配置如下图3：

图3，SiC MOSFET击穿测试系统架构

4.1 分离式源极检流与漏极前置限流拓扑

传统架构易引入共模漏电，本方案对功率与测量路径进行了物理隔离：

• 源极检流架构（Low-side Sensing）： 高压源仅连接至 DUT 漏极负责施加扫描电压；精密 SMU 串联于 DUT 源极低压回路测量漏电流I_D，彻底消除高压共模干扰。
• 漏端串联限流电阻（Drain-side R_LIMIT）： 在漏极前端就近布置100kΩ~1MΩ的特种无感高压限流电阻。当器件雪崩击穿瞬间，依靠物理电阻的“零延迟”特性瞬态抑制放电峰值电流，避免器件热损坏。
• 漏极真实电压监测（HV Probe）： （核心补偿） 由于限流电阻在击穿时会产生不可忽视的巨大压降，系统在高压电阻与漏极之间直接并联接入高精度高压无源探头，实时回读器件真实的V_DS，从而彻底消除压降带来的 I-V 曲线电压轴误差。

4.2 低漏电、低电容双向二极管桥式保护单元

这是解决“仪表防烧毁”与“皮安级微电流高保真”矛盾的核心技术创新：

• 二极管钳位拓扑： 摒弃将大功率 TVS 直接挂载于源极的做法，采用由超低漏电（< 1 pA）、超低结电容（< 1 pF）的信号二极管构成的桥式钳位电路。桥的上下端分别连接单向的±80V TVS 至信号地。
• 极佳动态/静态隔离： 在常态测量区，二极管桥处于零偏深截止状态，测试主路毫无衰减地直通 SMU；一旦发生击穿，高压涌向源极，二极管瞬间正向导通，将致命浪涌电流排入 TVS 钳位地极，对精密 SMU 实现极限物理保护。

4.3 微弱信号屏蔽与严格噪声抑制

• 三轴电缆与保护屏蔽（Triaxial Cabling & Guarding）： 源极至 SMU 全线采用高等级三轴电缆，利用主动驱动保护（Guarding）技术消除电介质漏电与分布电容吸收效应。
• 严格隔离信号地与机壳地： 高压源参考端与信号地明确连接，并与大地/机壳地实施高阻抗物理隔离，切断工频噪声干扰。

4.4 硬件触发同步与冷切换安全联锁

• 基于物理总线的硬件触发（Hardware Triggering）： （高级同步） 为克服上位机操作系统的毫秒级软件延迟抖动，系统利用仪器的触发线（Trigger Link）构建硬件闭环。高压源在每次步进后直接发出微秒级硬件脉冲，同步唤醒高压探头采集卡与低边 SMU 完成瞬间锁存采样，完美绘制真实击穿瞬态曲线。
• 严格的冷切换时序（Cold Switching）： 安全继电器强制遵循状态机逻辑——只有确认高压源输出为0V时，才允许闭合/断开继电器，杜绝热切换引发的高压电弧。同时，硬件互锁（Interlock）实时监控测试夹具门禁，保障人员绝对安全。

5. 如何正确识别击穿电压

在工程实践中，严禁将击穿电压主观判定为曲线“开始明显上翘”的模糊拐点。必须建立定量、无歧义的标准：

5.1 行业通用的工程判定准则

指定电流阈值法（Specified Current Criterion）： 在规定栅源偏置（通常V_GS=0V）下，漏电流I_D 达到指定阈值I_D(specified) 时所对应的漏源电压，如下图4：

图4. BV_DSS的判定

5.2 影响测量一致性的关键要素

系统电气参数微小的差异也会导致同一颗器件的测试结果发生漂移：

• 电压爬升率（dV/dt）： 过高的升压斜率会通过分布电容产生极大的位移电流（I=C·dV/dt），引发漏电偏大的假象。
• 步长与积分时间： 阶梯扫描步长过大易错过真实拐点；每个阶梯后必须设定足够的延迟等待时间（Source Delay），滤除电容瞬态充放电干扰。
• 结温自热积聚： 脉冲宽度过宽导致焦耳热积聚，测出的耐压值会由于正温度系数异常升高。

6. 结论

作为评估碳化硅（SiC）MOSFET 安全工作边界与材料工艺品质的基石，击穿电压（BV_DSS）的测试已远超传统单点耐压筛选的范畴。在极端高压应力、微弱漏电流提取以及雪崩自热等多重挑战下，单纯依赖通用仪表和简单的加压读数已无法满足现代高可靠性表征需求。

本应用指南提出的系统架构，通过分离式源极检流、漏极高压限流探头拓扑，彻底规避了高压共模干扰；借助独创的低漏电二极管桥式保护网络，消除了防烧毁与微弱信号保真之间的固有矛盾；配合硬件触发时序、三轴主动屏蔽及冷切换控制，从根本上抑制了电弧、位移电流与热漂移误差。该方案不仅为 SiC 功率芯片的无损雪崩表征提供了坚不可摧的硬件屏障，更为晶圆工艺缺陷排查、车规级寿命评估奠定了高度可复现的数据基准。