JEDEC 的 SiC 功率器件高级测试标准

 2026年8月4日 Stefano Lovati

JEDEC 的两份新出版物定义了 SiC 功率器件认证的短路耐受测试和加速应力测试规程。

碳化硅 (SiC) 功率器件在高功率应用中的日益普及，要求更新目前基于硅的测试方法，如 JESD24-9 [1] 和 IEC 60747 [2]、[3] 标准中所定义。

最近，为电子行业制定开放标准的联合电子器件工程委员会（JEDEC）发布了两份新的出版物（JEP203 和 JEP204），为 SiC 器件提供参考测试框架：

• JEP203：解决了短路评估规则。
• JEP204：提供SiC器件应力测试程序目录。

这些文件共同构成了一个严谨、专业的测试框架。

短路评估指南

在牵引逆变器和工业电机驱动器等高功率应用中，功率器件会短暂经历短路情况。此时，功率器件会承受高电压和大电流应力，直到保护电路检测到异常为止。

JEP203 引入的一项要求是，短路事件结束时的漏源电压 (V_DS(end)) 应保持在标称漏极电源电压 (V_DD ) 的 90% 以上。JEP203
标准定义了三种不同类型的短路故障，分别对应不同的工作条件和系统拓扑结构。每种类型都模拟了 SiC 器件、驱动电路和外部负载网络寄生元件之间的特定相互作用。

短路类型 1

这种事件也称为硬开关故障 (HSF)，当 SiC 功率器件在负载端存在预先存在的短路情况下导通时就会发生。在此测试中，施加栅极信号之前，直流电源电压已经存在于器件两端。

当栅源电压 (V_GS) 超过阈值电压时，漏极电流 (I_D) 达到最大短路值 (I_max) 。此时器件同时承受高电压和峰值电流。因此，器件的功耗非常高，结温 (T_J) 也迅速升高。

这会使内部晶格升温并降低载流子迁移率。这会导致漏极电流在脉冲持续时间内从峰值下降。JEP203 中的这些高应力条件 (HSF) 定义了用于评估短路耐受时间 (t_SC ) 的特定指标。

该时间可以通过栅极电压波形 (t_SC(VGS) )来定义，它是关断期间从上升栅极电压的 50% 点到下降栅极电压的 50% 点的时间间隔；也可以通过漏极电流波形 (t _SC(ID) ) 来定义，它是从电流的第一个上升沿到衰减电流的下降沿回落到 I_max的10% 的持续时间（图 1）。

图 1：t_SC(ID)是 I_D上升到 I _max的10%到下降之间的时间（来源：Stefano Lovati，根据 JEP203 中提供的图像排列）

图 2 显示了在1,200V SiC 功率器件上获得的实际波形。

图 2： 1.2kV SiC MOSFET 的V_DS、I_D和 V_GS短路保护波形（来源：[4]）

短路类型 2A

在这种情况下，SiC功率器件DUT已开启并处于导通状态。然后，通过外部开关产生负载故障（FUL）状态。这种突发故障导致器件进入高压饱和模式，漏源极电压迅速上升至直流电源电压。

该器件的内部寄生位移电流导致栅源电压过电压峰值（V_GS (max)），迫使沟道导通更高的饱和电流。

2A 型故障的短路耐受时间是通过漏极电流波形 (t_SC(ID) ) 来测量的，从V _DS达到标称电源电压 V_DD的20%的时刻到栅极关断后去饱和漏极电流的下降沿达到I_max的10%的时刻(JEP203)。

该标准还提出了一种基于 t _SC(VGS)测量的替代方法。该时间段从驱动短路的外部开关达到其满“导通”电压 (V _GS(on) ) 的一半时开始计算，并记录被测器件 (DUT) 达到其“导通”电压一半所需的时间。

短路类型 2B

这是前一种类型的变体，其中故障发生在感性负载网络中。在这种情况下，SiC 被测器件 (DUT) 被接入负载网络，其中残余感性阻抗 (Z_L ) 会产生连续的短路电流斜坡。因此，漏极电流 (I _D ) 以准线性斜率增加，该斜率由下式给出：

电流持续增大，直至器件退出线性导通区并进入饱和状态。这种情况会导致 V_GS(max) 出现潜在的破坏性过电压峰值。在JEP203中，必须仔细选择外部负载阻抗Z_L，以确保电流上升时间 (t_ON(ID) ) 严格小于5 μs。

DESAT

去饱和（DESAT）是一种常用的保护方法，用于保护SiC功率器件免受短路损害。它间接检测V_DS ，当V_DS高于预设阈值时，驱动电路会对其进行软关断。

图 3 所示为 DESAT 电路。比较器检测V_DS 。当器件越过V_th ,DESAT阈值时，器件在C_BLK引入的短暂延迟后关闭。

图 3：去饱和电路能够在几纳秒内检测到 V_DS 变化（来源：[5]）

SiC应力测试

为了评估器件的长期可靠性，必须进行某些加速老化测试。为满足这一要求，JEP204 提供了一系列专门针对碳化硅独特材料特性而开发的可靠性和耐用性应力测试方案。

JEP204并未强制要求对被测设备进行所有列出的测试以完成鉴定。相反，它提供了一个选择矩阵，该矩阵根据具体应用，指明了与物理退化机制和早期失效概率（ELFR）指标相关的测试程序。

温度和偏置应力

JEP204 中的第一类涉及温度和偏置应力程序，用于评估内部结构、结和绝缘层在连续电场和高热状态下的稳定性。

高温栅极偏置 (HTGB) 测试通过在器件的最大额定结温 (T_J(max) ) 下施加连续的最大额定静态栅极电压，同时保持V_DS = 0V，来检验栅极氧化层的长期可靠性。这种应力作用于阈值电压 (V _GS(th) ) 漂移和栅极氧化层介质的早期击穿。

偏置温度不稳定性 (BTI) 测试是基于 JEP204 中的测量程序定义的。SiC 晶格与非晶 SiO₂ 栅氧化层界面处的_陷阱和缺陷密度远高于传统硅器件。这些陷阱在偏置和温度作用下会捕获和释放电子或空穴，导致 V _GS(th)发生较大的漂移，并在工作过程中产生不稳定性。

栅极开关应力 (GSS) 和动态栅极应力 (DGS) 测试用于评估栅极结构在动态工作条件下的性能。具体而言，栅极开关不稳定性 (GSI) 的评估方法是在高频下，将栅源电压在额定最大正负数据手册限值之间连续循环，同时保持漏源电压V_DS = 0V。该方法能够表征导通电阻退化和阈值漂移等参数。

相比之下，高温反向偏置 (HTRB) 测试主要针对器件的主阻断结。该测试在极端的关断状态下对器件进行测试，通常是在器件工作于T_J(max) 时，在漏极和源极之间施加最大额定击穿电压的80%至100% 。这种方法会加速器件失效，因为移动离子污染、表面钝化层退化以及边缘终止结构的击穿都会导致器件失效。

最后，采用高温正向偏置（HTFB）测试来评估双极退化，这是SiC晶格中早期失效的主要机制之一。当电流持续流过器件时，内置二极管会释放能量。这种能量会导致SiC晶体中的微小结构缺陷扩展成更大的缺陷，从而阻碍电流流动，最终导致导通电阻和漏电流的增加。

环境和严苛应力测试

JEP204 的第二类测试是环境暴露和极端严苛应力测试。这包括一些湿度评估方法，例如高加速应力测试 (HAST)、温湿度偏差测试 (THB) 和无偏差高加速应力测试 (UHAST)。这些测试在模拟极端环境条件的环境舱中进行，例如标准的 85°C/85% 相对湿度 (RH) 或高加速、加压的130°C/85% RH 条件。

这些应力测试旨在发现制造缺陷，例如内部键合线或金属化层的电偶腐蚀、芯片表面的离子迁移或水分通过塑料封装材料渗入。

静态湿度测试方法正在不断完善，但动态THB指南仍在制定和评估中。为此，JEDEC正在积极研究高频开关和高湿度共同作用的影响。

碳化硅功率器件还必须承受大气中的天然辐射。单次事件烧毁（SEB）测试旨在研究宇宙射线中的杂散中子在这种条件下随机撞击器件材料所产生的影响。

当这些碰撞发生时，会产生一个微小但高度集中的电荷。当该设备在高电压下运行时，该电荷会导致突然而巨大的电流涌动（“烧毁”），产生足够的热量熔化或汽化设备的特定部分。

采用非钳位电感开关（UIS）测试来研究器件在过电压瞬态下的电气稳定性。该测试通过在器件通入高感应电流时突然将其关闭来进行。此操作中不允许使用任何保护（即钳位）电路，因此器件必须吸收电感器中存储的所有磁能并将其转化为热能。这一过程要求器件内部温度极高，远高于其正常工作状态下设计的最高工作温度。

应力后接受测试流程

任何常规测试流程的最后一步都是检验设备在压力测试下的“性能”。根据 JEP203 和 JEP204 标准，设备在压力测试前后均需在受控的实验室环境中进行严格的电气测量。

这使得工程师能够区分正常的轻微磨损和实际的物理损坏。要通过测试，必须证明设备仍能正常工作。如果设备的性能远低于制造商承诺的电气性能，以至于无法通过测试，则正式判定为不合格。

一些电气参数需要观察并与测试前的数值进行比较，以确定设备是否能通过短路或加速可靠性应力测试。JEDEC 标准监测的参数如下表所示。

表 1：JEDEC 标准监测的相关参数 

封面图片：Adobe Stock

参考

1. 《短路耐受时间测试方法》：JEDEC 标准 JESD24-9，2002
2. IEC 60747-8，《半导体器件-分立器件-第8部分：场效应晶体管》，2010年
3. IEC 60747-9，《半导体器件-分立器件-第9部分：绝缘栅双极型晶体管（IGBT）》”，2007年
4. 《电力电子新闻》，《评估1200V SiC MOSFET在短路条件下的鲁棒性》
5. Wolfspeed，应用笔记 PRD-08296，《SiC MOSFET短路应用笔记》

著作权归作者所有。
商业转载请联系作者获得授权，非商业转载请注明出处。
原文链接：https://www.powerelectronicsnews.com/jedecs-advanced-testing-standards-for-sic-power-devices
来源：Power Electronics News